El avance del chip podría producir un teléfono con una duración de batería de 1 semana

Teléfono Samsung

Foto: Drew Angerer / Getty (imágenes falsas)

Es el año del microchip, y aunque la discusión predominante gira en torno a la escasez, los avances en las técnicas de fabricación de chips prometen revolucionar nuestros dispositivos.

Los fabricantes de chips más grandes del mundo prometen ganancias significativas en rendimiento y eficiencia en la próxima década, y los atribuyen al mismo método: apilamiento de transistores.

IBM y Samsung revelaron durante la conferencia IEDM en San Francisco una nueva técnica para apilar transistores verticalmente, un enfoque que, según las empresas, aumentará el rendimiento o aumentará la eficiencia. Por separado, Intel descrito en la misma conferencia una forma de apilar transistores en una orientación 3D para que quepan más en un espacio dado.

Intel cita con frecuencia su deseo de continuar la tendencia establecida por la Ley de Moore, una observación de 1965 de Gordon Moore que indica que el número de transistores en un circuito integrado se duplica aproximadamente cada dos años. Durante décadas, la industria de los semiconductores ha operado con esta premisa, presionando para disminuir el tamaño de la matriz cada dos años. Sin embargo, la complejidad de hacerlo ha obligado a empresas como Intel a retrasar el cambio a una microarquitectura más avanzada. En el caso de Intel, significó quedarse atrás de la competencia y perder clientes de alto perfil, incluida Apple. Con una dificultad creciente para encoger las matrices, los fabricantes de chips están buscando nuevos métodos para actualizar el componente en el corazón de la informática moderna.

Los chips actuales yacen planos sobre la superficie del silicio y la corriente de las capas metálicas fluye horizontalmente hacia la fuente. Usando la técnica descrita por Samsung / IBM e Intel, los transistores se colocarían uno encima del otro con la corriente fluyendo verticalmente. Apilar transistores NMOS y PMOS uno encima del otro en lugar de colocarlos uno al lado del otro podría permitir un aumento del 30% al 50% en la cantidad de transistores dentro de un área determinada, según Intel. Más transistores significa realizar instrucciones más complicadas.

Apilamiento de Intel

Imagen: Intel

“Al apilar los dispositivos uno encima del otro, claramente estamos ahorrando área”, Paul Fischer, director e ingeniero principal senior del Grupo de Investigación de Componentes de Intel, dijo a Reuters en una entrevista. “Estamos reduciendo la longitud de las interconexiones y realmente ahorrando energía, lo que hace que esto no solo sea más rentable, sino que también tenga un mejor rendimiento”.

Samsung e IBM, por otro lado, llaman a su tecnología VTFET (Transistores de efecto de campo de transporte vertical) y afirman que será capaz de ofrecer un rendimiento doble o mejoras de eficiencia energética del 85% en comparación con los diseños de FinFET. Las empresas dicen que el apilamiento les permite superar las limitaciones de rendimiento o completar procesos con menos desperdicio de energía.

Aquí está el truco: IBM y Samsung afirman que esto algún día podría llevar a teléfonos inteligentes que duren una semana con un cargo, Informes de Xataka. Y las tareas específicas que agotan la energía, como la cripto-minería, podrían obtener ganancias significativas de eficiencia, un logro que reduciría una enorme huella de carbono.

Todavía estamos en las primeras etapas de esta tecnología y será necesario abordar varios obstáculos potenciales, entre ellos la gestión térmica, para que sea una solución viable. No hay un cronograma de cuándo llegarán los primeros chips con transistores apilados verticalmente, pero no espere que sea pronto. En 2011, Intel pasó de diseños planos MOSFET planos a FinFET, una estructura 3D que permite una mejor eficiencia energética.

Luego, a principios de este año, Intel dijo que pasaría a un nuevo diseño de transistor llamado RibbonFET en 2024 con sus chips Intel 20A. Esta próxima estructura utiliza canales en forma de cinta rodeados por puertas para un rendimiento más rápido en un espacio más pequeño. El apilamiento vertical sería un próximo paso potencial, uno que podría iniciar una nueva era de computación de alto rendimiento o bajo consumo de energía.